This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-232030

(43) Date of publication of application: 22.08.2000

(51)Int.CI.

HO1G 2/06

HO1G 4/12

HO5K 1/18

(21)Application number: 11-237334

(71)Applicant: TAIYO YUDEN CO LTD

(22)Date of filing:

24.08.1999

(72)Inventor: MAMADA NOBUO

(30)Priority

Priority number: 10350382

Priority date: 09.12.1998


Priority country: JP

(54) METHOD FOR MOUNTING CIRCUIT BOARD FOR MULTILAYER CERAMIC CAPACITOR AND CIRCUIT **BOARD**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for mounting the circuit board of a multilayer ceramic capacitor for reducing a sound generated due to piezoelectric phenomenon and a circuit board.

SOLUTION: Lands 21a, 21b, 22a, and 22b for capacitor mounting which mutually conduct are formed at the face symmetrical positions of a surface 2a and a back face 2b of a circuit board 2, and multilayer ceramic capacitors 1A and 1B with the similar specifications are surfacesymmetrically arranged at the lands 21a, 21b, 22a, and 22b on the surface 2a and the back face 2b of the circuit board 2, and are conductively connected. Thus, oscillation transmitted from one capacitor 1A to the circuit board 2 and oscillation transmitted from the other capacitor 1B to the circuit board 2 can be offset, and the resonance of the circuit board 2 in response to the oscillation can be prevented. Therefore, the generation of an audible sound whose sound pressure is large can be reduced more sharply than in conventional manner.



LEGAL STATUS

[Date of request for examination]

26.12.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

* NOTICES *

Japan Patent Office is not responsibl for any damages caus d by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer The external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel It is the circuit board mounting method of the stacked type ceramic condenser equipped with the above, and is characterized by forming the land for capacitor mounting through which the front face of the aforementioned circuit board and a rear face flow mostly, arranging the aforementioned stacked type ceramic condenser to each of the land of the front face of this circuit board, and a rear face, and connecting a land conductively to an external terminal electrode.

[Claim 2] The circuit board mounting method of the stacked type ceramic condenser according to claim 1 characterized by connecting conductively the land mostly formed in the field symmetric position in the front face and rear face of the aforementioned circuit board through the through hole formed in this land.

[Claim 3] The element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer The external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel It is the circuit board mounting method of the stacked type ceramic condenser equipped with the above, and the stacked type ceramic condenser of the equivalent specification to which the almost same voltage is impressed is mostly characterized by the thing of the front face of the aforementioned circuit board, and a rear face arranged to a field symmetric position, respectively.

[Claim 4] The circuit board mounting method of the stacked type ceramic condenser according to claim 3 characterized by forming the land for capacitor mounting through which the front face of the aforementioned circuit board and a rear face flow in a field symmetric position mostly, arranging the aforementioned stacked type ceramic condenser to each of the land of the front face of this circuit board, and a rear face, and connecting a land conductively to an external terminal electrode.

[Claim 5] The element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer The external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel it comes out, and it is and is mostly characterized by the thing equipped with the above for which the stacked type ceramic condenser of the equivalent specification of the front face of the circuit board and a rear face to which the land of each other for capacitor mounting is formed in a field symmetric position, and the almost same voltage is impressed in the aforementioned electronic circuitry is arranged so that it may become symmetrical with a field at each of the land of the front face of the aforementioned circuit board, and a rear face, and a land is connected conductively to an external terminal electrode

[Claim 6] The element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer The external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel It is the circuit board equipped with the above, and the stacked type ceramic condenser to which the almost same voltage is impressed is characterized by the thing of the front face of the aforementioned circuit board, and a rear face arranged mostly at the field symmetric position, respectively.

[Claim 7] The stacked type ceramic condenser arranged at the field position of symmetry of the front face of the aforementioned circuit board and a rear face is the circuit board according to claim 6 characterized by being constituted by equivalent specification.

[Claim 8] The electromechanical coupling coefficient of one stacked type ceramic condenser of the aforementioned

equivalent specification is the circuit board according to claim 7 characterized by being set up within the limits of 70 to 130% of the electromechanical coupling coefficient of the stacked type ceramic condenser of another side.

[Claim 9] The dielectric constant of one stacked type ceramic condenser of the aforementioned equivalent specification is the circuit board according to claim 7 characterized by being set up within the limits of 50 to 150% of the dielectric constant of the stacked type ceramic condenser of another side.

[Claim 10] It is the circuit board according to claim 7 characterized by the stacked type ceramic condenser of the aforementioned equivalent specification having the almost the same number of laminatings, and setting up the 1 bed depth of one stacked type ceramic condenser within the limits of 70 to 130% of the 1 bed depth of the stacked type ceramic condenser of another side.

[Claim 11] It is the circuit board according to claim 7 characterized by the stacked type ceramic condenser of the aforementioned equivalent specification having almost the same much more thickness, and setting up the number of laminatings of one stacked type ceramic condenser within the limits of 70 to 130% of the number of laminatings of the stacked type ceramic condenser of another side.

[Claim 12] Each of the length of one stacked type ceramic condenser of the aforementioned equivalent specification, width of face, and height is the circuit board according to claim 7 characterized by being set up within the limits of the length of the stacked type ceramic condenser of another side, width of face, and 70 to 130% of height.

[Claim 13] The stacked type ceramic condenser arranged at the field position of symmetry of the front face of the aforementioned circuit board and a rear face is the circuit board according to claim 6 characterized by carrying out parallel connection.

[Claim 14] It is the circuit board according to claim 6 characterized by being arranged in the position where while has been arranged at the aforementioned field position of symmetry, and, as for a stacked type ceramic condenser, a position gap in the length direction of the stacked type ceramic condenser of another side and each direction of crosswise becomes within the limits of the length of the stacked type ceramic condenser of another side, and 30% of width of face.

[Claim 15] The circuit board according to claim 6 characterized by having arranged while and setting the angle of the medial axis of the length direction of a stacked type ceramic condenser, and the medial axis of the length direction of the stacked type ceramic condenser of another side to accomplish as the aforementioned field position of symmetry within 40 degrees.

[Claim 16] The aforementioned electronic circuitry is the circuit board according to claim 6 characterized by being the electronic circuitry to which the voltage impressed to the aforementioned stacked type ceramic condenser is changed. [Claim 17] It is the circuit board according to claim 6 which the aforementioned electronic circuitry is a smoothing circuit in a power circuit, and is characterized by the aforementioned stacked type ceramic condenser being a smoothing capacitor.

[Claim 18] The aforementioned electronic circuitry is the circuit board according to claim 6 characterized by being the electronic circuitry to which the applied voltage to the aforementioned stacked type ceramic condenser is changed on the frequency of an audible frequency band.

[Claim 19] It is the circuit board according to claim 6 which while has been arranged at the aforementioned field position of symmetry, and is characterized by setting up the applied-voltage value to a stacked type ceramic condenser within the limits of 80 to 120% of the applied-voltage value to the stacked type ceramic condenser of another side in the aforementioned electronic circuitry.

[Claim 20] It is the circuit board according to claim 6 which while has been arranged at the aforementioned field position of symmetry, and is characterized by setting the phase shift of the applied voltage to the stacked type ceramic condenser of another side to the phase of the applied voltage to a stacked type ceramic condenser to less than 20% of the phase period of the applied voltage to aforementioned one stacked type ceramic condenser in the aforementioned electronic circuitry.

[Claim 21] The direct-current bias voltage value which direct-current bias voltage is impressed to the stacked type ceramic condenser of the both sides stationed at the aforementioned field position of symmetry in the aforementioned electronic circuitry, and is impressed to one stacked type ceramic condenser is the circuit board according to claim 6 characterized by being set up within the limits of 80 to 120% of the direct-current bias voltage value impressed to the stacked type ceramic condenser of another side.

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] this invention relates to the circuit board mounting method and the circuit board of a stacked type ceramic condenser which can reduce the generating sound by the piezoelectric phenomena.

[0002]

[Description of the Prior Art] Conventionally, in the smoothing circuit in power circuits, such as a DC-DC converter, many Aluminium electrolytic capacitors were used as a capacitor for power supply smooth.

[0003] However, it came to use for the electronic circuitry which needs high electrostatic capacity, such as a power supply smoothing circuit, for the Tantalum electrolytic capacitor from which the same electrostatic capacity as a Aluminium electrolytic capacitor is obtained in a small configuration rather than a Aluminium electrolytic capacitor with the miniaturization of an electronic circuitry and electronic equipment.

[0004] On the other hand, most capacitors used for an electronic circuitry are shifting to a stacked type ceramic condenser with an electronic circuitry in recent years and the miniaturization of electronic equipment, and energy saving.

[0005] Since a stacked type ceramic condenser is small and it excels in reliability and endurance, it spreads quickly. [0006]

[Problem(s) to be Solved by the Invention] However, if alternating voltage is impressed, impressing direct current voltage since the material of a high dielectric constant system is used as dielectric materials, a piezoelectric phenomena will arise and vibration will generate a small mass stacked type ceramic condenser. This vibration has what has a big dielectric constant, and the inclination for what has a large configuration to appear more notably.

[0007] For this reason, in the smoothing circuit of a power circuit, since the configuration used the large stacked type ceramic condenser with big electrostatic capacity in many cases comparatively, vibration of this kind sometimes occurred plentifully.

[0008] Moreover, when the above-mentioned vibration occurs in a stacked type ceramic condenser, vibration of a capacitor gets across to the circuit board which mounts this capacitor, a substrate resonates, and sound may be amplified. That is, while surrounding air vibrates and sound occurs by vibration of a capacitor, resonance vibration also of the substrate is carried out. For this reason, there was a trouble that sound pressure became large and became jarring as an audible sound.

[0009] The purpose of this invention is offering the circuit board mounting method and the circuit board of a stacked type ceramic condenser which can reduce the sound produced by the piezoelectric phenomena in view of the above-mentioned trouble.

[0010]

[Means for Solving the Problem] this invention in order to attain the above-mentioned purpose in a claim 1 The element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer, It is the mounting method to the circuit board of the stacked type ceramic condenser which consists of an external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel. The land for capacitor mounting through which the front face of the aforementioned circuit board and a rear face flow in a field symmetric position mostly is formed. The circuit board mounting method of a stacked type ceramic condenser which arranges the aforementioned stacked type ceramic condenser to each of the land of the front face of this circuit board and a rear face, and connects an external terminal electrode and a land conductively to it is proposed.

[0011] Furthermore, in a claim 2, the circuit board mounting method of a stacked type ceramic condenser which connects conductively the land mostly formed in the field symmetric position in the front face and rear face of the aforementioned circuit board through the through hole formed in this land is proposed in the circuit board mounting method of a stacked type ceramic condenser according to claim 1.

[0012] According to the above-mentioned claim 1 and the circuit board mounting method of a stacked type ceramic condenser according to claim 2, the same signal or current, and voltage are impressed to the stacked type ceramic condenser mounted in each of the front face of the circuit board, and a rear face. Therefore, when vibration by piezoelectricity effect occurs in one stacked type ceramic condenser, the same vibration also as the stacked type ceramic condenser of another side occurs. However, the stacked type ceramic condenser mounted on the surface of the circuit board and the stacked type ceramic condenser mounted in the rear face of the circuit board are mounted so that it may become symmetrical with a field mutually. Therefore, although vibration by various changes of state, such as thickness vibration, thickness slip vibration, field slipping vibration, torsional oscillation, and flexural oscillation, exists also in vibration generated by piezoelectricity effect, the direction of the change of state produced in the stacked type ceramic condenser mounted on the surface of the circuit board and the direction of the change of state produced in the stacked type ceramic condenser mounted in the rear face of the circuit board turn into opposite direction mutually. For this reason, since vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure is reduced.

[0013] Furthermore, according to the circuit board mounting method of a stacked type ceramic condenser according to claim 2, since the land of the front face of the circuit board and the land on the back have flowed by the through hole, a difference hardly arises in the phase of signal level and a signal between the electrical signal which results in the land of the aforementioned front face, and the electrical signal which results in the land of the aforementioned rear face. Thereby, voltage with the almost same level and phase is impressed to the stacked type ceramic condenser connected to each of the land on the rear face of front of the aforementioned circuit board.

[0014] Moreover, the element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer in a claim 3, It is the mounting method to the circuit board of the stacked type ceramic condenser which consists of an external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel. The circuit board mounting method of the stacked type ceramic condenser of the front face of the aforementioned circuit board and a rear face mostly arranged to a field symmetric position, respectively is proposed for the stacked type ceramic condenser of the equivalent specification to which the almost same voltage is impressed.

[0015] Furthermore, in a claim 4, in the circuit board mounting method of a stacked type ceramic condenser according to claim 3, the land for capacitor mounting through which the front face of the aforementioned circuit board and a rear face flow mostly is formed, and the circuit board mounting method of a stacked type ceramic condenser which arranges the aforementioned stacked type ceramic condenser to each of the land of the front face of this circuit board and a rear face, and connects an external terminal electrode and a land conductively to it is proposed.

[0016] According to the above-mentioned claim 3 and the circuit board mounting method of a stacked type ceramic condenser according to claim 4, the almost same voltage is impressed to the stacked type ceramic condenser mounted in each of the front face of the circuit board, and a rear face. Therefore, when vibration by piezoelectricity effect occurs in one stacked type ceramic condenser, the same vibration also as the stacked type ceramic condenser of another side occurs. However, the stacked type ceramic condenser mounted on the surface of the circuit board and the stacked type ceramic condenser mounted in the rear face of the circuit board are mounted so that it may become symmetrical with a field mutually. Therefore, although vibration by various changes of state, such as thickness vibration, thickness slip vibration, field slipping vibration, torsional oscillation, and flexural oscillation, exists also in vibration generated by piezoelectricity effect, the direction of the change of state produced in the stacked type ceramic condenser mounted on the surface of the circuit board and the direction of the change of state produced in the stacked type ceramic condenser mounted in the rear face of the circuit board turn into opposite direction mutually. For this reason, since vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, the circuit board does not resonate. Therefore, the oscillating sound made in the stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure is reduced.

[0017] Moreover, the element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer in a

claim 5, The stacked type ceramic condenser which consists of an external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel It is the mounting method to the circuit board when using for the applied voltage to this stacked type ceramic condenser as a component part of the electronic circuitry which change produces. The land of each other for capacitor mounting is formed in the simultaneously side symmetric position of the front face of the circuit board, and a rear face. The circuit board mounting method of a stacked type ceramic condenser which arranges the stacked type ceramic condenser of the equivalent specification to which the almost same voltage is impressed in the aforementioned electronic circuitry so that it may become symmetrical with a field at each of the land of the front face of the aforementioned circuit board and a rear face, and connects a land conductively to an external terminal electrode is proposed.

[0018] According to the circuit board mounting method of this stacked type ceramic condenser, the almost same voltage is impressed to the stacked type ceramic condenser mounted in each of the front face of the circuit board, and a rear face, and change arises on this voltage. Therefore, when vibration by piezoelectricity effect occurs in one stacked type ceramic condenser, the same vibration also as the stacked type ceramic condenser of another side occurs. However, the stacked type ceramic condenser mounted on the surface of the circuit board and the stacked type ceramic condenser mounted in the rear face of the circuit board are mounted so that it may become symmetrical with a field mutually. Therefore, although vibration by various changes of state, such as thickness vibration, thickness slip vibration, field slipping vibration, torsional oscillation, and flexural oscillation, exists also in vibration generated by piezoelectricity effect, the direction of the change of state produced in the stacked type ceramic condenser mounted on the surface of the circuit board and the direction of the change of state produced in the stacked type ceramic condenser mounted in the rear face of the circuit board turn into opposite direction mutually. For this reason, since vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, the circuit board does not resonate. Therefore, the oscillating sound made in the stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure is reduced.

[0019] Moreover, the element assembly of the rectangular parallelepiped configuration which comes by turns to carry out the laminating of the dielectric layer which consists of a dielectric ceramic, and the internal-electrode layer in a claim 6, In the circuit board in which the electronic circuitry which contains the stacked type ceramic condenser which consists of an external terminal electrode of a couple which connects by turns the internal electrode formed in this internal-electrode layer in the both ends of this element assembly in parallel as one component part is formed The stacked type ceramic condenser to which the almost same voltage is impressed proposes the circuit board of the front face of the aforementioned circuit board, and a rear face arranged mostly at the field symmetric position, respectively. [0020] According to this circuit board, the almost same voltage is impressed to the stacked type ceramic condenser mounted in each of the front face of the circuit board, and a rear face. Therefore, when vibration by piezoelectricity effect occurs in one stacked type ceramic condenser, the same vibration also as the stacked type ceramic condenser of another side occurs. However, the stacked type ceramic condenser mounted on the surface of the circuit board and the stacked type ceramic condenser mounted in the rear face of the circuit board are mounted so that it may become symmetrical with a field mutually. Therefore, although vibration by various changes of state, such as thickness vibration, thickness slip vibration, field slipping vibration, torsional oscillation, and flexural oscillation, exists also in vibration generated by piezoelectricity effect, the direction of the change of state produced in the stacked type ceramic condenser mounted on the surface of the circuit board and the direction of the change of state produced in the stacked type ceramic condenser mounted in the rear face of the circuit board turn into opposite direction mutually. For this reason, since vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, the circuit board does not resonate. Therefore, the oscillating sound made in the stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure is reduced.

[0021] Moreover, in the claim 7, in order to raise the rate of a denial of the aforementioned vibration, what was constituted by equivalent specification in the circuit board according to claim 6 as a stacked type ceramic condenser arranged at the field position of symmetry of the front face of the aforementioned circuit board and a rear face was used.

[0022] Moreover, in a claim 8 or a claim 12, the following range is proposed in the circuit board according to claim 7 as a range of the equivalent specification from which the rate of a denial of the above-mentioned vibration is obtained in need 10 minutes when actually using it.

[0023] That is, in a claim 8, the electromechanical coupling coefficient of one stacked type ceramic condenser of the aforementioned equivalent specification proposes the circuit board set up within the limits of 70 to 130% of the

electromechanical coupling coefficient of the stacked type ceramic condenser of another side.

[0024] Moreover, in a claim 9, the dielectric constant of one stacked type ceramic condenser of the aforementioned equivalent specification proposes the circuit board set up within the limits of 50 to 150% of the dielectric constant of the stacked type ceramic condenser of another side.

[0025] Moreover, in a claim 10, the stacked type ceramic condenser of the aforementioned equivalent specification has the almost the same number of laminatings, and the 1 bed depth of one stacked type ceramic condenser proposes the circuit board set up within the limits of 70 to 130% of the 1 bed depth of the stacked type ceramic condenser of another side.

[0026] Moreover, in a claim 11, the stacked type ceramic condenser of the aforementioned equivalent specification has almost the same much more thickness, and the number of laminatings of one stacked type ceramic condenser proposes the circuit board set up within the limits of 70 to 130% of the number of laminatings of the stacked type ceramic condenser of another side.

[0027] Moreover, in a claim 12, each of the length of one stacked type ceramic condenser of the aforementioned equivalent specification, width of face, and height proposes the circuit board set up within the limits of the length of the stacked type ceramic condenser of another side, width of face, and 70 to 130% of height.

[0028] Moreover, in a claim 13, the stacked type ceramic condenser arranged at the field position of symmetry of the front face of the aforementioned circuit board and a rear face proposes the circuit board by which parallel connection is carried out in the circuit board according to claim 6.

[0029] In this circuit board, by carrying out parallel connection of the aforementioned stacked type ceramic condenser, the same voltage was impressed to each capacitor on the rear face of front, and the rate of a denial of vibration was raised.

[0030] Moreover, in a claim 14 and a claim 15, the following range is proposed in the circuit board according to claim 6 as a range of a gap of the field position of symmetry from which the rate of a denial of the above-mentioned vibration is obtained in need 10 minutes when actually using it.

[0031] That is, in a claim 14, while has been arranged at the aforementioned field position of symmetry, and a stacked type ceramic condenser proposes the circuit board arranged in the position where a position gap in the length direction of the stacked type ceramic condenser of another side and each direction of crosswise becomes within the limits of the length of the stacked type ceramic condenser of another side, and 30% of width of face.

[0032] Moreover, in a claim 15, the circuit board by which while has been arranged and the angle of the medial axis of the length direction of a stacked type ceramic condenser and the medial axis of the length direction of the stacked type ceramic condenser of another side to accomplish is set as the aforementioned field position of symmetry within 40 degrees is proposed.

[0033] Moreover, in a claim 16 or a claim 18, the circuit board in which the following electronic circuitry is formed as an electronic circuitry from which the rate of a denial of the above-mentioned vibration is obtained in need 10 minutes when generating of vibration is large and the above-mentioned circuit board is actually used in the former is proposed in the circuit board according to claim 6.

[0034] That is, in a claim 16, the aforementioned electronic circuitry proposes the circuit board which is the electronic circuitry to which the voltage impressed to the aforementioned stacked type ceramic condenser is changed.

[0035] Moreover, in a claim 17, the aforementioned electronic circuitry is a smoothing circuit in a power circuit, and the aforementioned stacked type ceramic condenser proposes the circuit board which is a smoothing capacitor.

[0036] Moreover, in a claim 18, the aforementioned electronic circuitry proposes the circuit board which is the electronic circuitry to which the applied voltage to the aforementioned stacked type ceramic condenser is changed on the frequency of an audible frequency band.

[0037] Moreover, in a claim 19 or a claim 21, the following range is proposed in the circuit board according to claim 6 as applied voltage to the aforementioned stacked type ceramic condenser from which the rate of a denial of the above-mentioned vibration is obtained in need 10 minutes when actually using it.

[0038] That is, in a claim 19, in the aforementioned electronic circuitry, while has been arranged at the aforementioned field position of symmetry, and the applied-voltage value to a stacked type ceramic condenser proposes the circuit board set up within the limits of 80 to 120% of the applied-voltage value to the stacked type ceramic condenser of another side.

[0039] Moreover, in a claim 20, in the aforementioned electronic circuitry, while has been arranged at the aforementioned field position of symmetry, and the phase shift of the applied voltage to the stacked type ceramic condenser of another side to the phase of the applied voltage to a stacked type ceramic condenser proposes the circuit board set to less than 20% of the phase period of the applied voltage to aforementioned one stacked type ceramic condenser.

[0040] Moreover, in a claim 21, the direct-current bias voltage value which direct-current bias voltage is impressed to the stacked type ceramic condenser of the both sides stationed at the aforementioned field position of symmetry, and is impressed to one stacked type ceramic condenser proposes the circuit board set up within the limits of 80 to 120% of the direct-current bias voltage value impressed to the stacked type ceramic condenser of another side in the aforementioned electronic circuitry.

[0041]

[Embodiments of the Invention] Hereafter, 1 operation form of this invention is explained based on a drawing. [0042] The perspective diagram and <u>drawing 2</u> which show the circuit board mounting state of a stacked type ceramic condenser [in / 1 operation form of this invention / in <u>drawing 1</u>] are the side cross section. In drawing, 1 (1A, 1B) is a stacked type ceramic condenser (a capacitor is only called hereafter), and consists of an element assembly 13 which comes to carry out the laminating of a dielectric layer 11 and the internal electrode 12 by turns, and external electrodes 14a and 14b of a couple which have connected the internal electrode in parallel by turns in the both ends of an element assembly 13.

[0043] A dielectric layer 11 consists of a ceramic sintered compact of the shape of a rectangular sheet, and the ceramic sintered compact is formed from the dielectric porcelain material which makes for example, titanic-acid magnesium etc. a principal component.

[0044] An internal electrode 12 consists of a metal thin film which made the metal paste sinter, and what makes a principal component noble-metals material like Pd or Ag-Pd, for example is used as a metal paste. The external electrode 14 is also formed of the same material as an internal electrode 12, and solder plating is given in order to receive a front face solder wettability.

[0045] Moreover, capacitor 1A and capacitor 1B are the things of the same specification.

[0046] In addition, even if the specification of capacitor 1A and capacitor 1B is not the same, it should just be the almost equivalent specification from which the denial of vibration mentioned later is obtained in need 10 minutes. [0047] For example, especially as a convention element of equivalent specification with which the rate of a denial of vibration is obtained in need 10 minutes when actually using it, an electromechanical coupling coefficient, a dielectric constant, the thickness that hits further, the number of laminatings, etc. are important. As a range with these suitable elements, it is obtained from the experiment as follows.

[0048] That is, the electromechanical coupling coefficient of one capacitor should be set up within the limits of 70 to 130% of the electromechanical coupling coefficient of the capacitor of another side between capacitor 1A and capacitor 1B.

[0049] Moreover, the dielectric constant of the dielectric materials used for one capacitor should be set up within the limits of 50 to 150% of the dielectric constant of the dielectric materials used for the capacitor of another side between capacitor 1A and capacitor 1B.

[0050] Moreover, between capacitor 1A and capacitor 1B, the number of laminatings is almost the same, and the 1 bed depth of one capacitor should be set up within the limits of 70 to 130% of the 1 bed depth of the capacitor of another side.

[0051] Moreover, when much more thickness in both sides is almost the same between capacitor 1A and capacitor 1B, the number of laminatings of one capacitor should be set up within the limits of 70 to 130% of the number of laminatings of the capacitor of another side.

[0052] Moreover, be set up within the limits of [which are the length of the capacitor of another side, width of face, and 70% to 130% of height, respectively] the length of one capacitor, width of face, and height between capacitor 1A and capacitor 1B.

[0053] Vibration generated by using capacitor 1A and capacitor 1B which are set as above-mentioned within the limits is reduced sharply.

[0054] 2 is the circuit board and uses the monolayer double printed board here. Furthermore, Lands 21a and 22a and Lands 21b and 22b for mounting Capacitors 1A and 1B are formed in a field symmetric position, and the land of each other symmetrical with a field is connected conductively to each of surface 2a of the circuit board 2, and rear-face 2b through the through hole 23. That is, land 22a of another side where land 21a is connected conductively to land 21b on the back through a through hole 23, and while being formed in the front face of the circuit board 2 is formed in the front face is connected conductively to land 22b on the back through the through hole 23.

[0055] In addition, the kinds of circuit board may be things other than the above-mentioned monolayer double printed boards, such as a ceramic multilayered circuit board.

[0056] Moreover, the surface lands 21a and 22a and the lands 21b and 22b on the back which counter mutually have just flowed, and you may make it flow through them combining a through hole 23 and a circuit pattern, and may make it flow through them using jumper wiring etc. That is, the almost same voltage as the both sides of capacitor 1A and

capacitor 1B should just be made to be impressed.

[0057] Here, as applied voltage to the capacitors 1A and 1B by which the rate of a denial of vibration later mentioned when actually using it is obtained in need 10 minutes, the following voltage range is acquired by experiment. [0058] That is, in the electronic circuitry using Capacitors 1A and 1B, the applied-voltage value to one capacitor of capacitor 1A and capacitor 1B should be set up within the limits of 80 to 120% of the applied-voltage value to the capacitor of another side.

[0059] Moreover, in the electronic circuitry, the phase shift of the applied voltage to the capacitor of another side to the phase of the applied voltage to one capacitor should be set to less than 20% of the phase period of the applied voltage to one capacitor.

[0060] Moreover, in the electronic circuitry, when direct-current bias voltage is impressed to Capacitors 1A and 1B, be set up within the limits of 80 to 120% of the direct-current bias voltage value to which the direct-current bias voltage value impressed to one capacitor is impressed to the capacitor of another side.

[0061] If the almost same voltage with which are satisfied these any they are is impressed to both capacitors 1A and 1B, vibration generated by Capacitors 1A and 1B will be reduced sharply.

[0062] On the other hand, one external electrode 14a of capacitor 1A mounted in surface 2a of the circuit board 2 is connected conductively to land 21a by solder, and external electrode 14b of another side is connected conductively to land 22a. Moreover, one external electrode 14a of capacitor 1B mounted in surface 2b of the circuit board 2 is connected conductively to land 21b by solder, and external electrode 14b of another side is connected conductively to land 22b.

[0063] Here, in order to suppress generating of vibration, in case capacitor 1A and capacitor 1B are soldered, it is desirable to solder in the state where it has arranged so that capacitor 1A and capacitor 1B may become almost symmetrical with a field.

[0064] It turns out that following within the limits is desirable as a range of a gap of the field position of symmetry from which the rate of a denial of the above-mentioned vibration is obtained in need 10 minutes when actually using it in the experimental result for asking for the tolerance of this position gap, since it is almost impossible to change into a perfect field symmetrical state in case Capacitors 1A and 1B are actually mounted.

[0065] That is, one capacitor of the capacitors 1A and 1B arranged mostly at the field position of symmetry should be arranged in the position where a position gap in the length direction of the capacitor of another side and each direction of crosswise becomes within the limits of the length of the stacked type ceramic condenser of another side, and 30% of width of face. Moreover, it is that the angle of the medial axis of the length direction of one capacitor of the capacitors 1A and 1B arranged mostly at the field position of symmetry and the medial axis of the length direction of the capacitor of another side to accomplish is set as less than 40 degrees.

[0066] Next, an example of the concrete electronic circuitry in this operation gestalt is explained.

[0067] <u>Drawing 3</u> is the circuit diagram showing DC-DC converter 30 using the capacitors 1A and 1B which applied the circuit board mounting method mentioned above. It is the capacitor by which set to drawing, a PDM circuit and 34 mentioned [DC power supply and 32] above P channel type FET and 33 in 31, and an inductor, and 1A and 1B mentioned diode and 35 above.

[0068] The positive electrode of DC power supply 31 is connected to the source of FET32, and the drain of FET32 is connected to the end of Capacitors 1A and 1B, and output terminal 36a through the inductor 35 while connecting with the cathode of diode 34. Moreover, the anode of diode 34 and the other end of Capacitors 1A and 1B are connected to the negative electrode of DC power supply 31, and earth terminal 36b. Furthermore, the voltage Vcon outputted from the PDM circuit 33 is impressed to the gate of FET32.

[0069] When the PDM circuit 33 outputs the voltage Vcon of pulse width t the predetermined period T and voltage Vcon is impressed to the gate of FET32, FET32 will be in an ON state and is energized between source drains. [0070] When FET32 is an ON state, the energization current between the source drain is outputted from output terminal 36a through an inductor 35. Furthermore, the aforementioned energization current flows into Capacitors 1A and 1B, and Capacitors 1A and 1B are charged.

[0071] Moreover, when FET32 is OFF, the current from DC power supply 31 is intercepted by FET32. The energy currently conserved by the inductor 35 at this time serves as counter-electromotive force, it is outputted, and the free HOI ring current by counter-electromotive force is energized by Capacitors 1A and 1B and output terminal 36a through diode 34.

[0072] Here, output voltage Vo is expressed by (1) formula when output voltage of DC power supply 31 is set to Vin. [0073] Vo=Vin-t/T -- (1)

That is, voltage Vo becomes what carried out the multiplication of the voltage Vin to the value which carried out the division of the pulse width t the period T. Therefore, in the PDM circuit 33, output voltage Vo can be arbitrarily set up

by changing the ratio of pulse width t and a period T.

[0074] Since Capacitors 1A and 1B are used for smooth, what has big electrostatic capacity is needed in the above-mentioned DC-DC converter circuit 30. Furthermore, alternating voltage will be impressed to Capacitors 1A and 1B, impressing direct current voltage. Therefore, a piezoelectric phenomena arises to Capacitors 1A and 1B, and vibration occurs.

[0075] However, in this operation gestalt, since vibration transmitted to the circuit board from one stacked type ceramic condenser since Capacitors 1A and 1B were mounted so that it might become symmetrical with a field at the front reverse side of the circuit board 2 as mentioned above, and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, the circuit board does not resonate and generating of audible sound with loud sound pressure is reduced.

[0076] That is, as shown in <u>drawing 4</u>, when vibration by piezoelectricity effect occurs in capacitor 1A mounted in surface 2a of the circuit board 2, the same vibration also as the stacked type ceramic condenser of another side occurs. In addition, although vibration by various changes of state, such as thickness vibration, thickness slip vibration, field slipping vibration, torsional oscillation, and flexural oscillation, exists also in vibration generated by piezoelectricity effect, it explains as what vibration displaced in the direction perpendicular to the field of the circuit board 2 here generated.

[0077] However, since capacitor 1B mounted in capacitor 1A mounted in surface 2a of the circuit board 2 and rearface 2b is the thing of the equivalent specification mounted so that it might become symmetrical with a field mutually, the direction of the change of state produced in one capacitor 1A (Da1, Da2) and the direction of the change of state produced in capacitor 1B of another side (Db1, Db2) turn into opposite direction mutually.

[0078] For this reason, since vibration transmitted to the circuit board 2 from one capacitor 1A and vibration transmitted to the circuit board 2 from capacitor 1B of another side negate each other, the circuit board 2 does not resonate.

[0079] Therefore, the sound made by vibration of Capacitors 1A and 1B is not amplified, and generating of audible sound with loud sound pressure is reduced.

[0080] In addition, this operation gestalt is an example and this invention is not limited to this. For example, although this invention was applied to the DC-DC converter circuit 30 with this operation gestalt, even if it applies to other electronic circuitries, demonstrating the same effect cannot be overemphasized. When this invention is applied, as an electronic circuitry in which the depressor effect of vibration and audible sound shows up notably for example, the electronic circuitry to which the applied voltage to Capacitors 1A and 1B is changed -- especially The smoothing circuit using [on the electronic circuitry and power circuit to which applied voltage is changed continuously, and] Capacitors 1A and 1b as a smoothing capacitor, The electronic circuitry to which the applied voltage to Capacitors 1A and 1B is changed on the frequency of an audible frequency band (20Hz - 20kHz) with the frequency of an audible frequency band is mentioned.

[0081] Moreover, with this operation gestalt, although generating of vibration was suppressed [in the same circuit] using two capacitors 1A and 1B arranged on the front reverse side of the circuit board 2 into the portion which uses one capacitor by usual, it is not limited to this.

[0082] For example, if these two capacitors are arranged so that it may become almost symmetrical with a field as mentioned above at the front reverse side of the circuit board 2 when the almost same voltage as these capacitors is impressed even if it is two capacitors used for the portion from which it differs in the same circuit, vibration generated by these capacitors can be suppressed.

[0083] Moreover, if these two capacitors are arranged so that it may become almost symmetrical with a field as mentioned above at the front reverse side of the circuit board 2 when the almost same voltage as these capacitors is impressed even if it is the capacitor used in two different electronic circuitries, respectively, vibration generated by these capacitors can be suppressed.

[0084]

[Effect of the Invention] Since the stacked type ceramic condenser by which parallel connection was carried out was mounted according to the claim 1 of this invention, and the circuit board mounting method of a stacked type ceramic condenser according to claim 2 so that it might become symmetrical with a field at the front rear face of the circuit board as explained above, vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, and it can prevent that the circuit board resonates to this vibration. Therefore, the sound made by vibration of a stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure can be sharply reduced compared with the former.

[0085] Furthermore, since the voltage which has the almost same level and phase to the stacked type ceramic

condenser connected to each of the land on the rear face of front of the aforementioned circuit board can be impressed according to the circuit board mounting method of a stacked type ceramic condenser according to claim 2, vibration produced in both stacked type ceramic condensers is negated nearly completely.

[0086] Moreover, since according to the claim 3 and the circuit board mounting method of a stacked type ceramic condenser according to claim 4 the stacked type ceramic condenser of the equivalent specification to which the almost same voltage is impressed was mounted so that it might become symmetrical with a field at the front rear face of the circuit board, vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, and it can prevent that the circuit board resonates to this vibration. Therefore, the sound made by vibration of a stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure can be sharply reduced compared with the former.

[0087] Moreover, according to the circuit board mounting method of a stacked type ceramic condenser according to claim 5 In case it uses as a component part of the electronic circuitry which mounts a stacked type ceramic condenser in the circuit board, and change produces in the applied voltage to this stacked type ceramic condenser Since the stacked type ceramic condenser of the equivalent specification to which the almost same voltage is impressed in an electronic circuitry was mounted so that it might become symmetrical with a field at each of the land of the front face of the aforementioned circuit board, and a rear face Vibration transmitted to the circuit board from one stacked type ceramic condenser and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate each other, and it can prevent that the circuit board resonates to this vibration. Therefore, the sound made by vibration of a stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure can be sharply reduced compared with the former.

[0088] Moreover, according to the circuit board according to claim 6 to 21, vibration transmitted to the circuit board from one stacked type ceramic condenser since it was mounted so that it might become symmetrical with a field at the front rear face of the circuit board, and vibration transmitted to the circuit board from the stacked type ceramic condenser of another side negate mutually the stacked type ceramic condenser to which the almost same voltage is impressed, and it can prevent that the circuit board resonates to this vibration. Therefore, the sound made by vibration of a stacked type ceramic condenser is not amplified, and generating of audible sound with loud sound pressure can be sharply reduced compared with the former.

[Translation done.]


* NOTICES *


Japan Patent Office is not responsible for any damag s caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS


[Drawing 1]





[Drawing 3]





[Translation done.]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-232030 (P2000-232030A) (43)公開日 平成12年8月22日(2000.8.22)


(51) Int. Cl. 7		識別記号		FΙ	テ-マコード(参考)	
H 0 1 G	2/06 4/12 1/18	3 4 6		H 0 1 G H 0 5 K	1/035 C 4/12 3 4 6 1/18 J S	
Ę	審査請求	: 未請求 請求項の数21	OL		(全10頁)	
(21)出願番号	特	F願平11-237334		(71)出願人	000204284 太陽誘電株式会社	
(22)出願日	ᅺ	Z成11年8月24日(1999. 8. 24)		(72)発明者		
(31)優先権主張番号 (32)優先日		特願平10-350382 平成10年12月9日(1998.12.9)			東京都台東区上野6丁目16番20号 太陽誘電株式会社内	
(33)優先権主張	国 E	日本(JP)		(74)代理人	100069981 弁理士 吉田 精孝 (外1名)	

(54) 【発明の名称】積層セラミックコンデンサの回路基板実装方法及び回路基板

(57)【要約】

【課題】 圧電現象により生ずる音を低減できる積層セラミックコンデンサの回路基板実装方法及び回路基板を 提供する。

【解決手段】 回路基板2の表面2a及び裏面2bの面対称位置に互いに導通するコンデンサ実装用のランド21a,21b,22a,22bを形成し、回路基板2の表面2a及び裏面2bのランド21a,21b,22a,22bのそれぞれに同等仕様の積層セラミックコンデンサ1A,1Bを面対称となるように配置して導電接続する。これにより、一方のコンデンサ1Aから回路基板2に伝達した振動とが打ち消し合い、この振動に対して回路基板2が共鳴することを防止でき、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。



20

1

【特許請求の範囲】

【請求項1】 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、

前記回路基板の表面及び裏面のほぼ面対称な位置に互いに導通するコンデンサ実装用のランドを形成し、

該回路基板の表面及び裏面のランドのそれぞれに前記積 10 層セラミックコンデンサを配置して外部端子電極とランドを導電接続することを特徴とする積層セラミックコンデンサの回路基板実装方法。

【請求項2】 前記回路基板の表面と裏面においてほぼ面対称な位置に形成したランドを、該ランド内に形成したスルーホールを介して導電接続することを特徴とする請求項1記載の積層セラミックコンデンサの回路基板実装方法。

【請求項3】 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、

ほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを前記回路基板の表面及び裏面のほぼ面対称な位置にそれぞれ配置することを特徴とする積層セラミックコンデンサの回路基板実装方法。

【請求項4】 前記回路基板の表面及び裏面のほぼ面対称な位置に互いに導通するコンデンサ実装用のランドを 30形成し、

該回路基板の表面及び裏面のランドのそれぞれに前記積層セラミックコンデンサを配置して外部端子電極とランドを導電接続することを特徴とする請求項3記載の積層セラミックコンデンサの回路基板実装方法。

【請求項5】 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを、該積層セラミックコ 40ンデンサへの印加電圧に変動が生じる電子回路の構成部品として用いるときの回路基板への実装方法であって、回路基板の表面及び裏面のほぼ面対称な位置に互いにコンデンサ実装用のランドを形成し、

前記電子回路においてほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを前記回路基板の表面及び裏面のランドのそれぞれに面対称となるように配置して外部端子電極とランドを導電接続することを特徴とする積層セラミックコンデンサの回路基板実装方法。

【請求項6】 誘電体セラミックからなる誘電体層と内 50

部電極層とを交互に積層してなる直方体形状の素体と、 該素体の両端部において該内部電極層に形成された内部 電極を交互に並列に接続する一対の外部端子電極とから なる積層セラミックコンデンサを一構成部品として含む 電子回路が形成されている回路基板において、

ほぼ同じ電圧が印加される積層セラミックコンデンサが 前記回路基板の表面及び裏面のほぼ面対称な位置にそれ ぞれ配置されていることを特徴とする回路基板。

【請求項7】 前記回路基板の表面及び裏面の面対称位置に配置された積層セラミックコンデンサは同等仕様に構成されていることを特徴とする請求項6記載の回路基板。

【請求項8】 前記同等仕様の一方の積層セラミックコンデンサの電気機械結合係数は他方の積層セラミックコンデンサの電気機械結合係数の70%から130%の範囲内に設定されていることを特徴とする請求項7記載の回路基板。

【請求項9】 前記同等仕様の一方の積層セラミックコンデンサの誘電率は他方の積層セラミックコンデンサの誘電率の50%から150%の範囲内に設定されていることを特徴とする請求項7記載の回路基板。

【請求項10】 前記同等仕様の積層セラミックコンデンサは積層数がほぼ同じであり且つ一方の積層セラミックコンデンサの一層厚みは他方の積層セラミックコンデンサの一層厚みの70%から130%の範囲内に設定されていることを特徴とする請求項7記載の回路基板。

【請求項11】 前記同等仕様の積層セラミックコンデンサは一層厚みがほぼ同じであり且つ一方の積層セラミックコンデンサの積層数は他方の積層セラミックコンデンサの積層数の70%から130%の範囲内に設定されていることを特徴とする請求項7記載の回路基板。

【請求項12】 前記同等仕様の一方の積層セラミックコンデンサの長さ、幅、高さのそれぞれは他方の積層セラミックコンデンサの長さ、幅、高さの70%から130%の範囲内に設定されていることを特徴とする請求項7記載の回路基板。

【請求項13】 前記回路基板の表面及び裏面の面対称 位置に配置された積層セラミックコンデンサは並列接続 されていることを特徴とする請求項6記載の回路基板。

【請求項14】 前記面対称位置に配置された一方の積層セラミックコンデンサは、他方の積層セラミックコンデンサの長さ方向、幅方向のそれぞれの方向への位置ずれが他方の積層セラミックコンデンサの長さ、幅の30%の範囲内となる位置に配置されていることを特徴とする請求項6記載の回路基板。

【請求項15】 前記面対称位置に配置された一方の積層セラミックコンデンサの長さ方向の中心軸と、他方の積層セラミックコンデンサの長さ方向の中心軸との成す角度が40度以内に設定されていることを特徴とする請求項6記載の回路基板。

【請求項16】 前記電子回路は前記積層セラミックコンデンサに印加される電圧が変動する電子回路であることを特徴とする請求項6記載の回路基板。

【請求項17】 前記電子回路は電源回路における平滑回路であり、前記積層セラミックコンデンサは平滑コンデンサであることを特徴とする請求項6記載の回路基板。

【請求項18】 前記電子回路は可聴周波数帯の周波数で前記積層セラミックコンデンサへの印加電圧が変動する電子回路であることを特徴とする請求項6記載の回路 10基板。

【請求項19】 前記電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧値は、他方の積層セラミックコンデンサへの印加電圧値の80%から120%の範囲内に設定されていることを特徴とする請求項6記載の回路基板。

【請求項20】 前記電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧の位相に対する他方の積層セラミックコンデンサへの印加電圧の位相のずれは、前記一方の積層セラミッ 20 クコンデンサへの印加電圧の位相周期の20%以内に設定されていることを特徴とする請求項6記載の回路基板。

【請求項21】 前記電子回路において、前記面対称位置に配置された双方の積層セラミックコンデンサに直流バイアス電圧が印加され且つ、一方の積層セラミックコンデンサへ印加される直流バイアス電圧値は、他方の積層セラミックコンデンサへ印加される直流バイアス電圧値の80%から120%の範囲内に設定されていることを特徴とする請求項6記載の回路基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、圧電現象による発生音を低減できる積層セラミックコンデンサの回路基板 実装方法及び回路基板に関するものである。

[0002]

【従来の技術】従来、DC-DCコンパータ等の電源回路における平滑回路では、電源平滑用のコンデンサとしてアルミニウム電解コンデンサが多く用いられていた。

【0003】しかし、電子回路及び電子機器の小型化に 40件い、アルミニウム電解コンデンサと同じ静電容量がアルミニウム電解コンデンサよりも小型形状で得られるタンタル電解コンデンサを、電源平滑回路等の高静電容量を必要とする電子回路に用いるようになった。

【0004】一方、近年の電子回路及び電子機器の小型化、省エネルギー化に伴い、電子回路に使用されるコンデンサのほとんどが積層セラミックコンデンサに移行してきている。

【0005】稜層セラミックコンデンサは、小型であって、信頼性、耐久性に優れているので、急速に普及した 50

ものである。

[0006]

【発明が解決しようとする課題】しかしながら、小型大容量の積層セラミックコンデンサは、誘電体材料として高誘電率系の材料を用いているため、直流電圧を印加しながら、交流電圧を印加すると圧電現象が生じて振動が発生する。この振動は、大きな誘電率を有するもの、形状が大きいものほど顕著に現れる傾向がある。

【0007】このため、電源回路の平滑回路では、比較的形状が大きく且つ静電容量の大きな積層セラミックコンデンサを用いることが多いので、この種の振動が発生することが多々あった。

【0008】また、積層セラミックコンデンサに上記振動が発生したとき、このコンデンサを実装している回路基板にコンデンサの振動が伝わり、基板が共鳴して音が増幅されることがある。即ち、コンデンサの振動によって、周囲の空気が振動して音が発生すると共に基板も共鳴振動する。このため、音圧が大きくなり可聴音として耳障りになるという問題点があった。

【0009】本発明の目的は上記の問題点に鑑み、圧電 現象により生ずる音を低減できる積層セラミックコンデ ンサの回路基板実装方法及び回路基板を提供することで ある

[0010]

【課題を解決するための手段】本発明は上記の目的を達成するために請求項1では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、前記回路基板の表面及び裏面のほぼ面対称な位置に互いに導通するコンデンサ実装用のランドを形成し、該回路基板の表面及び裏面のランドのそれぞれに前記積層セラミックコンデンサを配置して外部端子電極とランドを導電接続する積層セラミックコンデンサの回路基板実装方法を提案する。

【0011】さらに、請求項2では、請求項1記載の積層セラミックコンデンサの回路基板実装方法において、前記回路基板の表面と裏面においてほぼ面対称な位置に形成したランドを、該ランド内に形成したスルーホールを介して導電接続する積層セラミックコンデンサの回路基板実装方法を提案する。

【0012】上記請求項1及び請求項2記載の積層セラミックコンデンサの回路基板実装方法によれば、回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電効果による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生する。しかし、回路基板の表面に実装された積層セラミックコンデ

6

ンサと回路基板の裏面に実装された積層セラミックコン デンサは、互いに面対称となるように実装されている。 従って、圧電効果によって発生する振動にも、厚み振 動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振 動等の様々な状態変化による振動が存在するが、回路基 板の表面に実装された積層セラミックコンデンサに生じ た状態変化の方向と回路基板の裏面に実装された積層セ ラミックコンデンサに生じた状態変化の方向とは互いに 反対方向となる。このため、一方の積層セラミックコン デンサから回路基板に伝達した振動と他方の積層セラミ 10 ックコンデンサから回路基板に伝達した振動とが打ち消 し合うので、回路基板が共鳴することが無い。従って、 積層セラミックコンデンサに生じた振動音が増幅される ことがなく、音圧の大きな可聴音の発生が低減される。 【0013】さらに、請求項2記載の積層セラミックコ ンデンサの回路基板実装方法によれば、回路基板の表面 のランドと裏面のランドがスルーホールによって導通さ れているので、前記表面のランドに至る電気信号と前記 裏面のランドに至る電気信号との間で信号レベル及び信 号の位相にほとんど違いが生じることがない。これによ 20 り、前記回路基板の表裏面のランドのそれぞれに接続さ

【0014】また、請求項3では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、ほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを前記回路基板 30の表面及び裏面のほぼ面対称な位置にそれぞれ配置する積層セラミックコンデンサの回路基板実装方法を提案する。

れた積層セラミックコンデンサにはほとんど同じレベル

及び位相をもつ電圧が印加される。

【0015】さらに、請求項4では、請求項3記載の積層セラミックコンデンサの回路基板実装方法において、前記回路基板の表面及び裏面のほぼ面対称な位置に互いに導通するコンデンサ実装用のランドを形成し、該回路基板の表面及び裏面のランドのそれぞれに前記積層セラミックコンデンサを配置して外部端子電極とランドを導電接続する積層セラミックコンデンサの回路基板実装方40法を提案する。

【0016】上記請求項3及び請求項4記載の積層セラミックコンデンサの回路基板実装方法によれば、回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサにはほぼ同じ電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電効果による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生する。しかし、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、互いに50

面対称となるように実装されている。従って、圧電効果によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。

【0017】また、請求項5では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを、該積層セラミックコンデンサへの印加電圧に変動が生じる電子回路の構成部品として用いるときの回路基板への実装方法であって、回路基板の表面及び裏面のほぼ面対称な位置に互いにコンデンサ実装用のランドを形成し、前記電子回路においてほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを前記回路基板の表面とび裏面のランドのそれぞれに面対称となるように配置して外部端子電極とランドを導電接続する積層セラミックコンデンサの回路基板実装方法を提案する。

【0018】該積層セラミックコンデンサの回路基板実 装方法によれば、回路基板の表面及び裏面のそれぞれに 実装された積層セラミックコンデンサにはほぼ同じ電圧 が印加され、該電圧には変動が生じる。従って、一方の 積層セラミックコンデンサに圧電効果による振動が発生 したときには、他方の積層セラミックコンデンサにも同 様の振動が発生する。しかし、回路基板の表面に実装さ れた積層セラミックコンデンサと回路基板の裏面に実装 された積層セラミックコンデンサは、互いに面対称とな るように実装されている。従って、圧電効果によって発 生する振動にも、厚み振動、厚み滑り振動、面滑り振 動、ねじり振動、たわみ振動等の様々な状態変化による 振動が存在するが、回路基板の表面に実装された積層セ ラミックコンデンサに生じた状態変化の方向と回路基板 の裏面に実装された積層セラミックコンデンサに生じた 状態変化の方向とは互いに反対方向となる。このため、 一方の積層セラミックコンデンサから回路基板に伝達し た振動と他方の積層セラミックコンデンサから回路基板 に伝達した振動とが打ち消し合うので、回路基板が共鳴 することが無い。従って、積層セラミックコンデンサに 生じた振動音が増幅されることがなく、音圧の大きな可 聴音の発生が低減される。

【0019】また、請求項6では、誘電体セラミックか

らなる誘電体層と内部電極層とを交互に積層してなる直 方体形状の素体と、該素体の両端部において該内部電極 層に形成された内部電極を交互に並列に接続する一対の 外部端子電極とからなる積層セラミックコンデンサを一 構成部品として含む電子回路が形成されている回路基板 において、ほぼ同じ電圧が印加される積層セラミックコ ンデンサが前記回路基板の表面及び裏面のほぼ面対称な 位置にそれぞれ配置されている回路基板を提案する。

【0020】該回路基板によれば、回路基板の表面及び 裏面のそれぞれに実装された積層セラミックコンデンサ 10 にはほぼ同じ電圧が印加される。従って、一方の積層セ ラミックコンデンサに圧電効果による振動が発生したと きには、他方の積層セラミックコンデンサにも同様の振 動が発生する。しかし、回路基板の表面に実装された積 層セラミックコンデンサと回路基板の裏面に実装された 積層セラミックコンデンサは、互いに面対称となるよう に実装されている。従って、圧電効果によって発生する 振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじ り振動、たわみ振動等の様々な状態変化による振動が存 在するが、回路基板の表面に実装された積層セラミック 20 コンデンサに生じた状態変化の方向と回路基板の裏面に 実装された積層セラミックコンデンサに生じた状態変化 の方向とは互いに反対方向となる。このため、一方の積 層セラミックコンデンサから回路基板に伝達した振動と 他方の積層セラミックコンデンサから回路基板に伝達し た振動とが打ち消し合うので、回路基板が共鳴すること が無い。従って、積層セラミックコンデンサに生じた振 動音が増幅されることがなく、音圧の大きな可聴音の発 生が低減される。

【0021】また、請求項7では、前記振動の打ち消し 30 率を高めるために、請求項6記載の回路基板において、 前記回路基板の表面及び裏面の面対称位置に配置された 積層セラミックコンデンサとして同等仕様に構成された ものを用いた。

【0022】また、請求項8乃至請求項12では、請求 項7記載の回路基板において、実際に使用する上で上記 振動の打ち消し率が必要十分に得られる同等仕様の範囲 として次の範囲を提案する。

【0023】即ち、請求項8では、前記同等仕様の一方 の積層セラミックコンデンサの電気機械結合係数は他方 40 の積層セラミックコンデンサの電気機械結合係数の70 %から130%の範囲内に設定されている回路基板を提 案する。

【0024】また、請求項9では、前記同等仕様の一方 の積層セラミックコンデンサの誘電率は他方の積層セラ ミックコンデンサの誘電率の50%から150%の範囲 内に設定されている回路基板を提案する。

【0025】また、請求項10では、前記同等仕様の積 層セラミックコンデンサは積層数がほぼ同じであり且つ 一方の積層セラミックコンデンサの一層厚みは他方の積 50 層セラミックコンデンサの一層厚みの70%から130 %の範囲内に設定されている回路基板を提案する。

【0026】また、請求項11では、前記同等仕様の積 層セラミックコンデンサは一層厚みがほぼ同じであり且 つ一方の積層セラミックコンデンサの積層数は他方の積 層セラミックコンデンサの積層数の70%から130% の範囲内に設定されている回路基板を提案する。

【0027】また、請求項12では、前記同等仕様の一 方の積層セラミックコンデンサの長さ、幅、高さのそれ ぞれは他方の積層セラミックコンデンサの長さ、幅、高 さの70%から130%の範囲内に設定されている回路 基板を提案する。

【0028】また、請求項13では、請求項6記載の回 路基板において、前記回路基板の表面及び裏面の面対称 位置に配置された積層セラミックコンデンサが並列接続 されている回路基板を提案する。

【0029】該回路基板では、前記積層セラミックコン デンサを並列接続することにより、表裏面のそれぞれの コンデンサに同一電圧を印加して、振動の打ち消し率を 髙めた。

【0030】また、請求項14及び請求項15では、請 求項6記載の回路基板において、実際に使用する上で上 記振動の打ち消し率が必要十分に得られる面対称位置の ずれの範囲として次の範囲を提案する。

【0031】即ち、請求項14では、前記面対称位置に 配置された一方の積層セラミックコンデンサは、他方の 積層セラミックコンデンサの長さ方向、幅方向のそれぞ れの方向への位置ずれが他方の積層セラミックコンデン サの長さ、幅の30%の範囲内となる位置に配置されて いる回路基板を提案する。

【0032】また、請求項15では、前記面対称位置に 配置された一方の積層セラミックコンデンサの長さ方向 の中心軸と、他方の積層セラミックコンデンサの長さ方 向の中心軸との成す角度が40度以内に設定されている 回路基板を提案する。

【0033】また、請求項16乃至請求項18では、請 求項6記載の回路基板において、従来において振動の発 生が大きく、上記回路基板を実際に使用する上で上記振 動の打ち消し率が必要十分に得られる電子回路として次 の電子回路が形成されている回路基板を提案する。

【0034】即ち、請求項16では、前記電子回路は前 記積層セラミックコンデンサに印加される電圧が変動す る電子回路である回路基板を提案する。

【0035】また、請求項17では、前記電子回路は電 源回路における平滑回路であり、前記積層セラミックコ ンデンサは平滑コンデンサである回路基板を提案する。

【0036】また、請求項18では、前記電子回路は可 聴周波数帯の周波数で前記積層セラミックコンデンサへ の印加電圧が変動する電子回路である回路基板を提案す る。

q

【0037】また、請求項19乃至請求項21では、請求項6記載の回路基板において、実際に使用する上で上記振動の打ち消し率が必要十分に得られる前記積層セラミックコンデンサへの印加電圧として次の範囲を提案する。

【0038】即ち、請求項19では、前記電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧値は、他方の積層セラミックコンデンサへの印加電圧値の80%から120%の範囲内に設定されている回路基板を提案する。

【0039】また、請求項20では、前記電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧の位相に対する他方の積層セラミックコンデンサへの印加電圧の位相のずれは、前記一方の積層セラミックコンデンサへの印加電圧の位相周期の20%以内に設定されている回路基板を提案する。

【0040】また、請求項21では、前記電子回路において、前記面対称位置に配置された双方の積層セラミックコンデンサに直流バイアス電圧が印加され且つ、一方の積層セラミックコンデンサへ印加される直流バイアス 20電圧値は、他方の積層セラミックコンデンサへ印加される直流バイアス電圧値の80%から120%の範囲内に設定されている回路基板を提案する。

[0041]

【発明の実施の形態】以下、図面に基づいて本発明の一 実施形態を説明する。

【0042】図1は、本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図、図2はその側面断面図である。図において、1(1A,1B)は積層セラミックコンデンサ(以下、単にコ 30ンデンサと称す)で、誘電体層11と内部電極12とを交互に積層してなる素体13と、素体13の両端部において内部電極を交互に並列に接続している一対の外部電極14a,14bとから構成されている。

【0043】誘電体層11は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成されている。

【0044】内部電極12は金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばPd 40やAg-Pdのような貴金属材料を主成分とするものが使用されている。外部電極14も内部電極12と同様の材料により形成され、表面には半田濡れ性をよくするために半田メッキが施されている。

 $\begin{bmatrix} 0 & 0 & 4 & 5 \end{bmatrix}$ また、コンデンサ1 Aとコンデンサ1 Bは同一仕様のものである。

【0046】尚、コンデンサ1Aとコンデンサ1Bの仕様は同一でなくても、後述する振動の打ち消しが必要十分に得られるような、ほぼ同等の仕様であればよい。

【0047】例えば、実際に使用する上で振動の打ち消 50

し率が必要十分に得られる同等仕様の規定要素として は、電気機械結合係数、誘電率、一層あたりの厚み、積 層数等が特に重要である。これらの要素の好適な範囲と しては実験から次のように得られている。

【0048】即ち、コンデンサ1Aとコンデンサ1Bとの間で、一方のコンデンサの電気機械結合係数が、他方のコンデンサの電気機械結合係数の70%から130%の範囲内に設定されていること。

【0049】また、コンデンサ1Aとコンデンサ1Bと 10 の間で、一方のコンデンサに用いられている誘電体材料 の誘電率が、他方のコンデンサに用いられている誘電体 材料の誘電率の50%から150%の範囲内に設定され ていること。

【0050】また、コンデンサ1Aとコンデンサ1Bとの間で、積層数がほぼ同じであり且つ一方のコンデンサの一層厚みが他方のコンデンサの一層厚みの70%から130%の範囲内に設定されていること。

【0051】また、コンデンサ1Aとコンデンサ1Bとの間で、双方における一層の厚みがほぼ同じときは、一方のコンデンサの積層数が他方のコンデンサの積層数の70%から130%の範囲内に設定されていること。

【0052】また、コンデンサ1Aとコンデンサ1Bとの間で、一方のコンデンサの長さ、幅、高さのそれぞれが、他方のコンデンサの長さ、幅、高さの70%から130%の範囲内に設定されていること。

【0053】上記範囲内に設定されているコンデンサ1Aとコンデンサ1Bを用いることにより発生する振動は大幅に低減される。

【0054】2は回路基板で、ここでは単層両面プリント基板を用いている。さらに、回路基板2の表面2aと裏面2bのそれぞれには、コンデンサ1A,1Bを実装するためのランド21a,22aとランド21b,22bが面対称な位置に形成され、互いに面対称なランドはスルーホール23を介して導電接続されている。即ち、回路基板2の表面に形成されている一方のランド21aはスルーホール23を介して裏面のランド21bに導電接続され、表面に形成されている他方のランド22aはスルーホール23を介して裏面のランド22bに導電接続されている。

【0055】尚、回路基板の種類は、セラミック多層回路基板など、上記単層両面プリント基板以外のものであっても良い。

【0056】また、互いに対向する表面のランド21 a,22aと裏面のランド21b,22bは、導通されていれば良いのであり、スルーホール23と配線パターンを組み合わせて導通させても良いし、ジャンパー配線等を用いて導通させても良い。即ち、コンデンサ1Aとコンデンサ1Bの双方にほぼ同じ電圧が印加されるようにすれば良い。

【0057】ここで、実際に使用する上で後述する振動

20

の打ち消し率が必要十分に得られるコンデンサ1A, 1 Bへの印加電圧としては、実験によって次の電圧範囲が 得られている。

【0058】即ち、コンデンサ1A,1Bを用いた電子回路において、コンデンサ1Aとコンデンサ1Bの一方のコンデンサへの印加電圧値が、他方のコンデンサへの印加電圧値の80%から120%の範囲内に設定されていること。

【0059】また、電子回路において、一方のコンデンサへの印加電圧の位相に対する他方のコンデンサへの印 10 加電圧の位相のずれが、一方のコンデンサへの印加電圧の位相周期の20%以内に設定されていること。

【0060】また、電子回路において、コンデンサ1A,1Bに直流パイアス電圧が印加されているときは、一方のコンデンサへ印加される直流パイアス電圧値が、他方のコンデンサへ印加される直流パイアス電圧値の80%から120%の範囲内に設定されていること。

【0061】これらの何れかを満足するほぼ同じ電圧が 双方のコンデンサ1A, 1Bに印加されれば、コンデン サ1A, 1Bによって発生する振動は大幅に低減され る。

【0062】一方、回路基板2の表面2aに実装されたコンデンサ1Aの一方の外部電極14aは半田によってランド21aに導電接続され、他方の外部電極14bはランド22aに導電接続されている。また、回路基板2の表面2bに実装されたコンデンサ1Bの一方の外部電極14aは半田によってランド21bに導電接続され、他方の外部電極14bはランド22bに導電接続されている。

【0063】ここで、振動の発生を抑えるためには、コ 30 ンデンサ1Aとコンデンサ1Bを半田付けする際に、コンデンサ1Aとコンデンサ1Bがほぼ面対称となるように配置した状態で半田付けすることが好ましい。

【0064】コンデンサ1A, 1Bを実際に実装する際には完全な面対称状態にすることはほとんど不可能であるので、この位置ずれの許容範囲を求めるための実験結果においては、実際に使用する上で上記振動の打ち消し率が必要十分に得られる面対称位置のずれの範囲として次の範囲内が好ましいことが分かっている。

【0065】即ち、ほぼ面対称位置に配置されたコンデ 40 ンサ1A, 1Bの一方のコンデンサは、他方のコンデンサの長さ方向、幅方向のそれぞれの方向への位置ずれが他方の積層セラミックコンデンサの長さ、幅の30%の範囲内となる位置に配置されていること。また、ほぼ面対称位置に配置されたコンデンサ1A, 1Bの一方のコンデンサの長さ方向の中心軸と他方のコンデンサの長さ方向の中心軸との成す角度が40度以内に設定されていることである。

【0066】次に、本実施形態における具体的な電子回・路の一例を説明する。

【0067】図3は、前述した回路基板実装方法を適用したコンデンサ1A、1Bを用いたDC-DCコンバータ30を示す回路図である。図において、31は直流電源、32はPチャネル型のFET、33はパルス幅変調回路、34はダイオード、35はインダクタ、1A、1Bは前述したコンデンサである。

【0068】直流電源31の正極はFET32のソースに接続され、FET32のドレインはダイオード34のカソードに接続されると共に、インダクタ35を介してコンデンサ1A、1Bの一端及び出力端子36aに接続されている。また、ダイオード34のアノード、コンデンサ1A、1Bの他端は直流電源31の負極及び接地端子36bに接続されている。さらに、FET32のゲートには、パルス幅変調回路33から出力される電圧Vconが印加されている。

【0069】パルス幅変調回路33は、所定の周期Tでパルス幅tの電圧Vconを出力し、電圧VconがFET32のゲートに印加されているときに、FET32はオン状態となり、ソース・ドレイン間に通電される。

【0070】FET32がオン状態のときには、そのソース・ドレイン間の通電電流は、インダクタ35を介して出力端子36aから出力される。さらに、前記通電電流は、コンデンサ1A, 1Bに流入し、コンデンサ1A, 1Bが充電される。

【0071】また、FET32がオフのときは、直流電源31からの電流はFET32によって遮断される。このときインダクタ35によって蓄えられていたエネルギーが逆起電力となって出力され、逆起電力によるフリーホィーリング電流がダイオード34を介してコンデンサ1A,1B及び出力端子36aに通電される。

【0072】ここで、出力電圧Voは、直流電源31の出力電圧をVinとすると、(1)式によって表される。

【0073】 Vo=Vin・t/T … (1) 即ち、電圧Voは、パルス幅 t を周期Tで除算した値に電圧Vinを乗算したものとなる。従って、パルス幅変調回路33において、パルス幅 t と周期Tとの比を変える

ことにより出力電圧Voを任意に設定することができる。

【0074】上記DC-DCコンバータ回路30では、コンデンサ1A,1Bは平滑用に用いられるため静電容量の大きなものが必要となる。さらに、コンデンサ1A,1Bには、直流電圧を印加しながら、交流電圧が印加されることになる。従って、コンデンサ1A,1Bに圧電現象が生じて振動が発生する。

【0075】しかし本実施形態においては、前述したようにコンデンサ1A、1Bを回路基板2の表裏に面対称となるように実装しているので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち0ち消し合うので、回路基板が共鳴することが無く、音圧

20

30

の大きな可聴音の発生が低減される。

【0076】即ち、図4に示すように、回路基板2の表 面2aに実装されたコンデンサ1Aに圧電効果による振 動が発生したときには、他方の積層セラミックコンデン サにも同様の振動が発生する。尚、圧電効果によって発 生する振動にも、厚み振動、厚み滑り振動、面滑り振 動、ねじり振動、たわみ振動等の様々な状態変化による 振動が存在するが、ここでは回路基板2の面に垂直な方 向に変位する振動が発生したものとして説明する。

【0077】しかし、回路基板2の表面2aに実装され 10 たコンデンサ1Aと裏面2bに実装されたコンデンサ1 Bは、互いに面対称となるように実装された同等仕様の ものであるので、一方のコンデンサ1Aに生じた状態変 化の方向(Da1, Da2)と他方のコンデンサ1Bに 生じた状態変化の方向(Db1,Db2)とは互いに反 対方向となる。

【0078】このため、一方のコンデンサ1Aから回路 基板2に伝達した振動と他方のコンデンサ1Bから回路 基板2に伝達した振動とが打ち消し合うので、回路基板 2が共鳴することが無い。

【0079】従って、コンデンサ1A、1Bの振動によ って生じた音が増幅されることがなく、音圧の大きな可 聴音の発生が低減される。

【0080】尚、本実施形態は一例であり、本発明がこ れに限定されることはない。例えば、本実施形態ではD C-DCコンバータ回路30に本発明を適用したが、他 の電子回路に適用しても同様の効果を発揮することは言 うまでもない。本発明を適用した場合、振動及び可聴音 の抑制効果が顕著に現れる電子回路としては、例えば、 コンデンサ1A, 1Bへの印加電圧が変動する電子回 路、特に、印加電圧が連続的に変動する電子回路、電源 回路においてコンデンサ1A, 1bを平滑コンデンサと して用いた平滑回路、可聴周波数帯の周波数でコンデン サ1A、1Bへの印加電圧が可聴周波数帯(20Hz~ 20KHz) の周波数で変動する電子回路等が挙げられ る。

【0081】また、本実施形態では、同一回路内で通常 では1つのコンデンサを用いる部分に回路基板2の表裏 に配置した2つのコンデンサ1A, 1Bを用いて振動の 発生を抑制したが、これに限定されることはない。

【0082】例えば、同一回路内の異なる部分に用いら れている2つのコンデンサであっても、これらのコンデ ンサにほぼ同じような電圧が印加されているときは、上 記の様に回路基板2の表裏にほぼ面対称となるようにこ れら2つのコンデンサを配置すれば、これらのコンデン サによって発生する振動を抑制することができる。

【0083】また、異なる2つの電子回路においてそれ ぞれ用いられているコンデンサであっても、これらのコ ンデンサにほぼ同じ様な電圧が印加されているときは、

١

これらの2つのコンデンサを配置すれば、これらのコン デンサによって発生する振動を抑制することができる。 [0084]

14

【発明の効果】以上説明したように本発明の請求項1及 び請求項2記載の積層セラミックコンデンサの回路基板 実装方法によれば、並列接続された積層セラミックコン デンサを回路基板の表裏面に面対称となるように実装し たので、一方の積層セラミックコンデンサから回路基板 に伝達した振動と他方の積層セラミックコンデンサから 回路基板に伝達した振動とが打ち消し合い、この振動に 対して回路基板が共鳴することを防止できる。従って、 積層セラミックコンデンサの振動によって生じた音が増 幅されることがなく、従来に比べて音圧の大きな可聴音 の発生を大幅に低減することができる。

【0085】さらに、請求項2記載の積層セラミックコ ンデンサの回路基板実装方法によれば、前記回路基板の 表裏面のランドのそれぞれに接続された積層セラミック コンデンサに対してほとんど同じレベル及び位相をもつ 電圧を印加することができるので、双方の積層セラミッ クコンデンサに生ずる振動がほぼ完全に打ち消される。

【0086】また、請求項3及び請求項4記載の積層セ ラミックコンデンサの回路基板実装方法によれば、ほぼ 同じ電圧が印加される同等仕様の積層セラミックコンデ ンサを回路基板の表裏面に面対称となるように実装した ので、一方の積層セラミックコンデンサから回路基板に 伝達した振動と他方の積層セラミックコンデンサから回 路基板に伝達した振動とが打ち消し合い、この振動に対 して回路基板が共鳴することを防止できる。従って、積 層セラミックコンデンサの振動によって生じた音が増幅 されることがなく、従来に比べて音圧の大きな可聴音の 発生を大幅に低減することができる。

【0087】また、請求項5記載の積層セラミックコン デンサの回路基板実装方法によれば、回路基板に積層セ ラミックコンデンサを実装し、該積層セラミックコンデ ンサへの印加電圧に変動が生じる電子回路の構成部品と して用いる際に、電子回路においてほぼ同じ電圧が印加 される同等仕様の積層セラミックコンデンサを前記回路 基板の表面及び裏面のランドのそれぞれに面対称となる ように実装したので、一方の積層セラミックコンデンサ から回路基板に伝達した振動と他方の積層セラミックコ ンデンサから回路基板に伝達した振動とが打ち消し合 い、この振動に対して回路基板が共鳴することを防止で きる。従って、積層セラミックコンデンサの振動によっ て生じた音が増幅されることがなく、従来に比べて音圧 の大きな可聴音の発生を大幅に低減することができる。

【0088】また、請求項6乃至請求項21記載の回路 基板によれば、ほぼ同じ電圧が印加される積層セラミッ クコンデンサを回路基板の表裏面に面対称となるように 実装されているので、一方の積層セラミックコンデンサ 上記の様に回路基板2の表裏にほぼ面対称となるように 50 から回路基板に伝達した振動と他方の積層セラミックコ

ンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図

【図2】本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図

【図3】本発明の一実施形態における積層セラミックコンデンサの回路基板実装方法を適用したDC-DCコン


バータを示す回路図

【図4】本発明の一実施形態における積層セラミックコンデンサの振動状態を説明する図


【符号の説明】

1 A, 1 B…積層セラミックコンデンサ、1 1 …誘電体層、1 2 …内部電極、1 3 …素体、1 4 a, 1 4 b …外部電極、2 …回路基板、2 a …表面、2 b …表面、2 1 a, 2 1 b, 2 2 a, 2 2 b …ランド、2 3 …スルーホール、3 0 … D C ー D C コンバータ回路、3 1 …直流電源、3 2 … P チャネル型の F E T、3 3 …パルス幅変調回路、3 4 …ダイオード、3 5 …インダクタ、3 6 a …出力端子、3 6 b …接地端子。


【図1】



【図2】



【図3】



【図4】

